分类

<p>With this in mind, version 2.3 of Interactive Intelligence's (Indianapolis, IN) e-FAQ, due out this summer, will let you assign templates for different teams and departments to ensure they each use a consistent format in their answers to customers' most common questions.</p>

The peak team size will most likely occur during the convergence phase when blocks are frequently built, analyzed, tweaked, and rebuilt. Ideally, the team size should begin to taper down in the refinement phase, when certain people are hammering out the last few problems.

Die Industrie reagierte auf das SER-Problem in Speichern mit der Entwicklung des Error Correction Code (ECC), mit der sich die SER durch den Einsatz von nur wenigen Extra-Bits erheblich verbessern lässt. Für Logikschaltungen gibt es aber keine schnelle Lösung.

Texas Instruments' Top-SER-Experte Rob Baumann sagte, er arbeite mit mehreren Kunden an dem SER-Problem bei 90-nm-Logikbauelementen für missionskritische Applikationen, die selbst geringe Ausfallzeiten nicht hinnehmen können. Ihr Chip mag eine FIT-Rate (failure-in-time) von einem Fehler pro Jahr auf Systemebene aufweisen. Und das bei einem System, das 24 Stunden am Tag läuft”, sagte Baumann. Wenn das ein Handy betrifft, was soll's? Aber solche Fehlerraten sind zum Beispiel für DSPs nicht akzeptabel, die zu Hunderten in Basisstationen weit draußen eingesetzt werden.”

MC145483EJR2_NXP USA Inc._Interface - CODECs

Warum wird SER für Logikbauelemente ein Problem, nachdem das Problem vor 25 Jahren in DRAMs entdeckt wurde? SoC-Lösungen mit Hunderten von Millionen Transistoren und niedrigen Betriebsspannungen im 90-nm-Bereich sind nur zwei der Gründe.

Bei 90 nm wird's richtig kritisch

Bei 90 nm werde die kritische Ladung ('Qcrit') in einem logischen Node klein genug, um einen Flip-Flop durch Partikel mit geringer Energie 'verrückt' spielen zu lassen, erklärte Shigehisa Yamamoto, Reliablity-Spezialist bei Renesas Technology.

MC145483EJR2_NXP USA Inc._Interface - CODECs

Begünstigt wird die geringere Qcrit durch die Tatsache, dass die Fläche der Logikzellen kleiner niedrige. Ein kleineres Ziel ist schwerer zu treffen – aber wenn es getroffen wird, dann zeigt es größere Wirkungen. Diese Faktoren kompensieren sich zum großen Teil gegenseitig wieder. Aber gemäß Moore's Law befinden sich auf einem 90-nm-Chip ungefähr doppelt so viele Elemente wie auf einem 130-nm-Chip. Damit verdoppelt sich das SER-Problem mit jeder neuen Logikgeneration.

SER in der Logik lässt sich nicht länger ignorieren,” befürchtet Yamamoto. Während sich die Komplexität erhöht, wächst die Zahl der Schaltungen. Beim 90-nm-Design können schon sehr kleine Ladungen ein 90-nm-Flip-Flop aus dem Tritt bringen. Bei der Umstellung auf 65 nm wird sich die SER für Flip-Flops erhöhen.”

MC145483EJR2_NXP USA Inc._Interface - CODECs

Ethan Cannon, Zuverlässigkeitsspezialist bei IBM in Burlington, präsentierte Analysen seines Unternehmens, die aufzeigen, dass Alphapartikel aus dem Gehäusematerial ein bedeutender Faktor für die Logik-SER darstellen, und zwar weitaus mehr als die Neutronen der kosmischen Strahlung.

Seit der Einführung des 130-nm-Node verwendet IBM die SOI-Technologie (Silicon-on-Insulator). Cannon meint dazu, dass die SER-Rate bei der SOI-Logik nur 20 Prozent der Rate bei CMOS aufweise, da sich in erster Linie nur eine Ladung in der dünnen Siliziumebene oberhalb des eingebetteten Oxids sammele. Andererseits könnten Strahlungen SOI-Schaltungen leichter stören, da sie eine geringere Sperrschichtkapazität als Logikelemente auf normalem Silizium aufweisen.

Using a single plane of contacts with no moving parts, the Quatrix connector will offer repeatable dimensional placement tolerance, in conjunction with low contact-resistance and low inductance.

Breaking The Limitations

Despite recent improvements in package test, spring-pin technology will, some day, reach its performance and reliability limitations,” avows Jack Belani, the company's VP of marketing and business units.

Advances in package-test microelectronic and miniaturization means these interconnect technologies must take the industry to the next level of testing,” adds Belani. We've got to break the performance and reliability limitations of spring-pin interconnects.”

Click this image to access a technical brochure/datasheet.